2023届数字电路设计工程师 面议
联芸科技（杭州）有限公司2023届校园招聘信息
截止日期：2023-06-16 2022-06-27发布
职位详情
基本信息
- 报名方式：电子邮件
岗位职责
1.负责SoC top设计集成，包括IO MUX，Clock Reset等
2.负责SoC总线设计集成，包括AXI，AHB，APB等各类内部总线
3.负责SoC功耗控制设计
4.负责各类核心IP的设计维护，包括主机高速接口IP，存储介质控制IP，安全算法IP，混合信号数字IP，CPU等
5.负责各类database对中后端的交付
2.负责SoC总线设计集成，包括AXI，AHB，APB等各类内部总线
3.负责SoC功耗控制设计
4.负责各类核心IP的设计维护，包括主机高速接口IP，存储介质控制IP，安全算法IP，混合信号数字IP，CPU等
5.负责各类database对中后端的交付
任职要求
1.本科及以上学历，电子、微电子、集成电路、数字信号处理、通信、计算机等相关专业；
2.掌握扎实的数字电路基础知识；
3.能熟练使用Verilog/VHDL编程语言及前端相关的EDA开发工具；
4.熟练使用tcl、perl、python、makefile等脚本语言优先考虑。
工作地点：杭州、苏州、成都
2.掌握扎实的数字电路基础知识；
3.能熟练使用Verilog/VHDL编程语言及前端相关的EDA开发工具；
4.熟练使用tcl、perl、python、makefile等脚本语言优先考虑。
工作地点：杭州、苏州、成都
其他要求
工作地点涉及浙江杭州、江苏苏州、四川成都
浙江杭州
竞争力分析
解锁详细分析
您与该职位匹配度: ***，已超过了 *** 的竞争者，建议************
您在 ？位置
较低
一般
比较匹配
非常匹配
联芸科技（杭州）有限公司
知名企业· 中外合资（合营）·
求职安全提示
*重要风险提示
如招聘单位在招聘过程中向求职者提出收取押金、保证金、体检费、材料费、成本费，或指定医院体检等，求职者有权要求招聘单位出具物价部门批准的收费许可证明材料，若无法提供相关证明，请求职者提高警惕，有可能属于诈骗或违规行为。
职位编制说明
职位编制内容仅供参考！请以用人单位发布的公告&职位信息内容为准，或联系用人单位确认。
求职安全提示
*责任声明
声明：本站部分公告与职位内容由本站根据官方招聘公告进行整理编辑。由于用人单位需求专业、学历学位、资格条件、职位编制、备注内容等内容情况复杂且有变化可能，是否符合招聘条件以用人单位公告为准或请联系用人单位确认。本站整理编辑的职位信息仅供求职者参考，如因此造成的损失本站不承担任何责任！
收藏
竞争力分析